

TRANSMISSION RATE DISCORDANCE DETECTING DEVICE

Patent Number: JP6097955
Publication date: 1994-04-08
Inventor(s): UEMATSU HITOSHI; others: 01
Applicant(s):: NIPPON TELEGR & TELEPH CORP
Requested Patent: ☐ JP6097955
Application Number: JP19920241479 19920910
Priority Number(s):
IPC Classification: H04L12/48 ; H04L7/00
EC Classification:
Equivalents: JP3045879B2

Abstract

PURPOSE:To detect discordance with a set rate by housing a signal which can discriminate a transmission rate by a converter in a cell, and extracting the signal which can discriminate the transmission rate from in the cell transferred by an inverter.

CONSTITUTION:A transfer unit (transfer rate) converted to a cell by a converter 201 is transferred to an inverter 202. For instance, at the time of transferring from the converter 201 to the power inverter 202 by using a virtual path, a VCI of a header is transferred transparently through the virtual path. From a VCI value of the cell which passes through the virtual path and arrives at the power inverter 202, a transmission rate is recognized, the recognized transmission rate and the transmission rate set to the power inverter 202 are compared 305, and when they are discordant, the discordance of the transmission rates is detected.

Data supplied from the esp@cenet database - I2

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平6-97955

(43) 公開日 平成6年(1994)4月8日

| | | | | |
|---------------------------|------|-----------|---------------|--------|
| (51) Int.Cl. ⁵ | 識別記号 | 庁内整理番号 | F I | 技術表示箇所 |
| H 0 4 L 12/48 | | | | |
| 7/00 | | A 7928-5K | | |
| | | 8732-5K | H 0 4 L 11/20 | Z |

審査請求 未請求 請求項の数6 (全 15 頁)


| | |
|--|---|
| <p>(21) 出願番号 特願平4-241479</p> <p>(22) 出願日 平成4年(1992)9月10日</p> | <p>(71) 出願人 000004226 日本電信電話株式会社 東京都千代田区内幸町一丁目1番6号</p> <p>(72) 発明者 上松 仁 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内</p> <p>(72) 発明者 上田 裕巳 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内</p> <p>(74) 代理人 弁理士 並木 昭夫</p> |
|--|---|

(54) 【発明の名称】 伝送速度不一致検出装置

(57) 【要約】

【目的】 CBR信号をセル化してATM網を通した後、もとのCBR信号に戻す際、ATM網の入口における伝送速度の設定と出口における伝送速度の設定との間に不一致があれば検出する。

【構成】 入口側で、セルの特定領域VCIに速度を書き込み、出口側の抽出回路304でそれを抽出し、305で設定速度と比較して、一致、不一致を検出する。



【特許請求の範囲】

【請求項1】 入力してくる連続信号の中から、特定のバーチャルバスを介して入力してくる連続信号を選択し、セルに変換して出力する変換装置と、該変換装置からのセルを取り込み、ATM網内をバーチャルバスを介して転送する該ATM網と、ATM網内を転送されてきたセルを受けて元の連続信号にもどしてやる逆変換装置と、から成る連続信号のATM網を介した伝送方式において、

前記変換装置において、セルのヘッダ内のVCI（バーチャルサーキット識別）領域が空きであるとき、該領域に、入力してくる連続信号の速度を書き込む手段を設け、前記逆変換装置には、セル内の前記領域に書き込まれている連続信号の速度を読み出す手段と、読み出した速度と当該逆変換装置において予め設定されている速度とを比較する手段と、を設け、該比較結果から、入力連続信号の速度と設定速度の一致、不一致を検出するようにしたことを特徴とする伝送速度不一致検出装置。

【請求項2】 入力してくる連続信号の中から、特定のバーチャルバスを介して入力してくる連続信号を選択し、セルに変換して出力する変換装置と、該変換装置からのセルを取り込み、ATM網内をバーチャルバスを介して転送する該ATM網と、ATM網内を転送されてきたセルを受けて元の連続信号にもどしてやる逆変換装置と、から成る連続信号のATM網を介した伝送方式において、

入力してくる連続信号が、SDH（シンクロナス・デジタル・ハイアラキ）信号フォーマットに属するTU-11、TU-2、AU-3信号の何れかであるとき、該信号をセル化した際に、該セルに含まれているTU/AUポインタ内のSSビット位置を見出して、そこに予め書き込まれている連続信号の速度を読み出す手段を前記逆変換装置に設けると共に、読み出した該速度と当該逆変換装置において予め設定されている速度とを比較する手段も前記逆変換装置に設け、該比較結果から、入力連続信号の速度と設定速度の一致、不一致を検出するようにしたことを特徴とする伝送速度不一致検出装置。

【請求項3】 入力してくる連続信号の中から、特定のバーチャルバスを介して入力してくる連続信号を選択し、セルに変換して出力する変換装置と、該変換装置からのセルを取り込み、ATM網内をバーチャルバスを介して転送する該ATM網と、ATM網内を転送されてきたセルを受けて元の連続信号にもどしてやる逆変換装置と、から成る連続信号のATM網を介した伝送方式において、

入力してくる連続信号が、SDH（シンクロナス・デジタル・ハイアラキ）信号フォーマットに属するTU-11、TU-12、TU-2、AU-3、AU-4信号の何れかであるとき、該信号が連続信号としてフレーム形式で転送されてきたときの該フレーム長を、前記逆

変換装置において、次々に受信するセルから判別して求める手段を設け、

求めたセル長から、転送されてきた信号の種類ひいては速度を知り、該速度と当該逆変換装置において予め設定されている速度とを比較する手段をも前記逆変換装置に設けておき、該比較結果から、入力連続信号の速度と設定速度の一致、不一致を検出するようにしたことを特徴とする伝送速度不一致検出装置。

【請求項4】 入力してくる連続信号の中から、特定のバーチャルバスを介して入力してくる連続信号を選択し、セルに変換して出力する変換装置と、該変換装置からのセルを取り込み、ATM網内をバーチャルバスを介して転送する該ATM網と、ATM網内を転送されてきたセルを受けて元の連続信号にもどしてやる逆変換装置と、から成る連続信号のATM網を介した伝送方式において、

入力してくる連続信号の速度を書き込んだ特定のセルを生成する手段を前記変換装置に設け、連続信号を変換して得られるセルに、前記特定セルを混ぜて転送し、前記逆変換装置には、前記特定セルを検出してそこに書き込まれている連続信号の速度を読み出す手段と、読み出した速度と当該逆変換装置において予め設定されている速度とを比較する手段と、を設けておき、該比較結果から、入力連続信号の速度と設定速度の一致、不一致を検出するようにしたことを特徴とする伝送速度不一致検出装置。

【請求項5】 入力してくる連続信号の中から、特定のバーチャルバスを介して入力してくる連続信号を選択し、セルに変換して出力する変換装置と、該変換装置からのセルを取り込み、ATM網内をバーチャルバスを介して転送する該ATM網と、ATM網内を転送されてきたセルを受けて元の連続信号にもどしてやる逆変換装置と、から成る連続信号のATM網を介した伝送方式において、

前記変換装置において、連続信号を変換して得られるセルの中から特定のセルを選択して、該セルの特定領域に、入力してくる連続信号の速度を表す識別子を書き込む手段を設け、

前記逆変換装置には、前記識別子の書き込まれている特定セルを判別してその中から前記識別子を読み出して速度を求める手段と、求めた該速度と当該逆変換装置において予め設定されている速度とを比較する手段と、を設けておき、該比較結果から、入力連続信号の速度と設定速度の一致、不一致を検出するようにしたことを特徴とする伝送速度不一致検出装置。

【請求項6】 請求項1、2、3、4又は5に記載の伝送速度不一致検出装置において、前記比較手段で、比較結果が連続してN回不一致であるとき入力連続信号の速度と設定速度は不一致であると判断し、比較結果が連続してM回一致であるとき入力連続信号の速度と設定速度

3

は一致であると判断する手段を設けたことを特徴とする伝送速度不一致検出装置（但し、N、Mはそれぞれ正の整数）。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、入力してくる連続信号（CBR信号：Constant Bit Rate）をATM（Asynchronous Transfer Mode）セルに変換してからATM網内をパケットバスで転送し、受信側では受信した該ATMセルをもとの連続信号にもどして取り出すようにした、連続信号のATM網を介した伝送方式において、送信側における入力連続信号の速度と、受信側でATMセル形式の連続信号受信のために設定した速度とが一致しているか、否かを受信側で判別するための伝送速度不一致検出装置に関するものである。

【0002】様々な伝送速度（伝達単位）の連続信号（CBR信号）が入来するとき、特定の速度の連続信号を選択してATMセルに区切り、ATM通信網内をパケットバスで転送し、受信側では、受信したATMセルをつないで元の連続信号を復元することによって、連続信号をATM網を介して伝送する時に、連続信号を選択してATMセルに変換するときの伝送速度（伝達単位）の設定（設定された伝送速度の連続信号が選択される）と、ATMセルから連続信号に戻すときの伝送速度（伝達単位）の設定とが一致していないと、受信が正常に行われないので、この一致、不一致を検出しようとするわけである。

【0003】

【従来の技術】図17は、ATM通信網を用いて連続信号（CBR信号）を伝達する際の伝送方式を示す説明図である。同図において、201は外部より入力されたCBR信号をATMセルに変換する変換装置、202はATMセルを元のCBR信号に戻す逆変換装置である。即ち、CBR信号を変換装置201においてATMセルに分け、それをATM網内をパケットバスで伝送し、逆変換装置202では受信したATMセルを元のCBR信号に戻すわけである。

【0004】図18は、ATM通信網を用いてCBR信号の一種であるSDH（シンクロナス・デジタル・ハイアラキ）バス信号を伝達する形態を表す説明図である。図18の（1）は、バッファオーバーフロー発生の場合、（2）はバッファアンダフロー発生の場合、であるが後で説明する。

【0005】同図において、201は入力連続信号（SDH信号フォーマットに属するAU-3、TU-2、TU-12、TU-11等の標準化されたフォーマットの信号、伝達単位）をセルに変換する変換装置、202はATMセルをSDHバスの伝達単位（元の連続信号）に戻す逆変換装置である。

【0006】逆変換装置202は、ATM通信網内のセ

4

ルの遅延ゆらぎを吸収するバッファ103を持つ。ATM網から到着したセルは、逆変換装置202において、このバッファ103に書き込まれ、装置外部から設定した伝達単位で読み出される。通常は、変換装置201でセル化する伝達単位と同一の伝達単位を逆変換装置202に設定し、元の伝達単位に戻す操作を行う。

【0007】変換装置201にSDHのTU-2という連続信号（伝達単位）をセル化することを設定し、逆変換装置202に受信セルからTU-11という別の速度の信号（伝達単位）に戻すように伝達単位の設定を誤ったとする。このとき、変換装置201は設定された伝達単位TU-2の速度でセルをATM網に送出し、その速度で逆変換装置202はセルを受信し、受信した伝達単位がTU-2の速度でバッファ103に書き込まれる。

【0008】一方、逆変換装置202はTU-11という別の速度に設定されているから、バッファ103内の伝達単位がTU-11の速度でバッファ103から読み出される。TU-2の速度はTU-11の速度より速いので、バッファ103は速い速度で書き込まれ、遅い速度で読み出されるから、図18の（1）に示すように、オーバフローが発生する。

【0009】変換装置201の伝達単位にTU-11を設定し、逆変換装置202の伝達単位にTU-2を設定すると、図18の（2）に示すように、逆にバッファ103はアンダフローとなる。オーバフローやアンダフローの発生が不都合であることは述べるまでもない。

【0010】

【発明が解決しようとする課題】本発明は、従来技術に関する上記の如き不都合を解消せんとするものである。即ち、本発明の目的は、保守者が送信側の変換装置と受信側の逆変換装置に、誤って異なる伝送速度を設定したときに発生する受信側バッファのオーバフローやアンダフローを防止し、誤設定を発見できるようにするために伝送速度の不一致を検出する伝送速度不一致検出装置を提供することにある。

【0011】

【課題を解決するための手段】上記目的達成のため、本発明では、入力してくる連続信号の中から、特定のパケットバスを介して入力してくる連続信号を選択し、セルに変換して出力する変換装置と、該変換装置からのセルを取り込み、ATM網内をパケットバスを介して転送する該ATM網と、ATM網内を転送されてきたセルを受けて元の連続信号にもどしてやる逆変換装置と、から成る連続信号のATM網を介した伝送方式において、

【0012】前記変換装置において、セルの領域に、入力してくる連続信号の速度を書き込む手段を設け、前記逆変換装置には、セル内の前記領域に書き込まれている連続信号の速度を読み出す手段と、読み出した速度と当該逆変換装置において予め設定されている速度とを比較する手段と、を設け、該比較結果から、入力連続信号の

速度と設定速度の一致、不一致を検出するようにした。

【0013】

【作用】本発明により、保守者が送信側の変換装置と受信側の逆変換装置に、誤って異なる伝送速度を設定したときに発生する受信側バッファのオーバフローやアンダフローを防止し、誤設定を発見することができる。

【0014】

【実施例】図1は、本発明の第1の実施例を示すブロック図である。同図において、201は変換装置、301は入力するCBR信号（連続信号）からセルを組み立てるセル化回路（外部より設定されたVPI（バーチャルパス識別子）により、様々なVP（バーチャルパス）か*

*ら到来するCBR信号の中から、設定されたVPIを持つCBR信号を選択受信し、組み立てたセルのヘッダに該VPIを挿入する回路）である。

【0015】302はVCI（バーチャルサーキット識別子、バーチャルパスVPの中の回線を識別する識別子）をセルのヘッダに挿入する回路で、例えば次の表1に示すVCI値（それぞれ伝達単位即ち伝送速度に対応するものとして予め定められている値）をヘッダに挿入する。

【0016】

【表1】

伝達単位に対するVCI値割り当て例

| 伝達単位 | VCI値 |
|--------------------|---------------------|
| 64kbit/s信号 | 0000 0001 0001 0000 |
| 1.544Mbit/s PDH信号 | 0000 0001 0010 0000 |
| 6.312Mbit/s PDH信号 | 0000 0001 0011 0000 |
| 32.064Mbit/s PDH信号 | 0000 0001 0100 0000 |
| 97.728Mbit/s PDH信号 | 0000 0001 0101 0000 |
| TU-11 | 0000 0000 0001 0000 |
| TU-12 | 0000 0000 0010 0000 |
| TU-2 | 0000 0000 0011 0000 |
| AU-3 | 0000 0000 0100 0000 |
| AU-4 | 0000 0000 0101 0000 |

【0017】202は逆変換装置、203は外部より設定されたVPIのセルを選択する回路、304は前記303で選択されたセルのVCI値を抽出して受信セルの伝送速度（伝達単位）を認識する回路、305は、回路304で認識された伝送速度と逆変換装置202に保守者などにより設定された伝送速度（伝達単位）を比較する回路、306はセルの遅延ゆらぎを吸収して元のCBR信号に戻す回路、である。

【0018】本実施例では、セルのヘッダの中で変換装置201から逆変換装置202までトランスペアレントに伝達される領域を用いて、変換装置201でセル化した伝達単位を逆変換装置202に伝達する。例えば、変換装置201から逆変換装置202までバーチャルパスを用いてセルを伝達するとき、ヘッダのVCIはバーチャルパスをトランスペアレントに伝達される。変換装置201で伝送速度（伝達単位）毎に例えば、先の表1に示すVCIをセルに付与する。バーチャルパスを通して逆変換装置202に到着したセルのVCI値から伝送速度（伝達単位）を認識し、認識した伝送速度（伝達単位）と逆変換装置202に設定した伝送速度（伝達単位）を比較し、それらが不一致であると伝送速度の不一致を検出する。

30

【0019】次に図1を参照して、本実施例の回路動作を説明する。例えば、変換装置201で、CBR信号としてのSDHバス信号のTU-11（フォーマット規格）をセル化した場合、そのセルには回路302で、0000 0000 0001 0000のVCI値が付与される。このセルはバーチャルパスで逆変換装置202に伝達される。逆変換装置202では、前記バーチャルパスのVPIのセルを回路303で選択するように設定する。

40

【0020】このとき、回路304でセルから0000 0000 0001 0000のVCI値が抽出され、これにより、受信信号がTU-11であることが認識される。逆変換装置202に外部から設定された伝送速度（伝達単位）がTU-11以外であれば、回路305での比較結果は不一致となる。逆変換装置202に外部から設定された伝送速度（伝達単位）がTU-11であれば、回路305の比較結果は一致する。以上の回路で伝送速度の不一致の検出を行う。

50

【0021】次に本発明の第2の実施例を説明するわけであるが、それを理解する都合上、先ずCCITT（国際電信電話諮問委員会）勧告I. 363のAAL（ATM Adaptation Layer）type1を用いてSDHバス信号のT

U-11/TU-2/AU-3を伝達する場合のセルのフォーマットを説明しておく。

【0022】図2は、SC（シーケンス・カウント）が偶数のセルにTU/AU信号の先頭バイトがある場合のセルのフォーマットを示す説明図である。また図3は、SC（シーケンス・カウント）が奇数のセルにTU/AU信号の先頭バイトがある場合のセルのフォーマットを示す説明図である。

【0023】ここでSC（シーケンス・カウント）というのは、各セルに、付与される通し番号のことである。即ち、最初のセルにSCとして0が付与されたら、次のセルには1、更に次のセルには2、という具合にして7まで通し番号が付与されたら、次はもとに戻ってまた0から付与するという具合である。セルのフォーマットにおいて、バイトは1から送られ、各バイトの中のビットは8から順に送られる。それぞれのフィールドで最初に送られるビットがMSBである。

【0024】さて、AAL type 1を用いてSDHバス信号のTU-11/TU-2/AU-3を伝達する場合のセルのフォーマットでは、既に述べたように、各セルの6バイト目にSC（Sequence Count）と呼ばれる領域があり、セル毎に0～7の通番が挿入される。

【0025】図2に示すように、TU-11/TU-2/AU-3等の先頭バイトが偶数のSCのセルにある場合は、そのセルの7バイト目にCSポインタ領域を設定すると共に、CSIビットを1にしてCSポインタ領域が設定されていることを表示する。CSポインタのオフセット値はそのセルの情報領域内のTU-11/TU-2/AU-3の先頭バイトを指示する。

【0026】図3に示すように、TU-11/TU-2/AU-3等の先頭バイトが奇数のSCのセルにある場合は、その前の偶数SCのセルの7バイト目にCSポインタ領域を設定すると共に、CSIビットを1にしてCSポインタ領域が設定されていることを表示する。CSポインタのオフセット値は、奇数SCのセルの情報領域内のTU-11/TU-2/AU-3先頭バイトを指示する。

【0027】TU-11/TU-2/AU-3等の先頭バイトには、図4に示すCCITT勧告G. 709に定義されるTUポインタのV1バイトまたはAUポインタのH1ポインタがあり、その中からSSビットを抽出する。なお、図4はTU/AUポインタの構成を示す説明図である。

【0028】TU/AUポインタのSSビットはCCITT勧告G. 709によって次の表2に示すように伝達単位を表示する。従って、逆変換装置202でSSビットを抽出することによって、変換装置201でTU-11/TU-2/AU-3のいずれをセル化したかが判明する。よって、変換装置201と逆変換装置202の伝達単位（伝送速度）の設定が不一致であれば検出でき

る。

【0029】

【表2】

TU/AUポインタ
のSSビット

| 伝達単位 | SSビット |
|-------|-------|
| TU-11 | 11 |
| TU-12 | 10 |
| TU-2 | 00 |
| AU-3 | 10 |
| AU-4 | 10 |

【0030】以上を踏まえて次に本発明の第2の実施例を説明する。図5は、本発明の第2の実施例の回路構成を示すブロック図である。本実施例は入力連続信号が、TU-11/TU-2/AU-3の何れかの信号である場合に限られる。同図において、201は変換装置、601は、TU-11/TU-2/AU-3の信号をそのTU/AUポインタを含めてセルの情報領域に収容してセルを組み立て、外部より設定されたVPIをヘッダに挿入する回路である。202は逆変換装置である。

【0031】602は外部より設定されたVPIのセルを選択する回路、603はセルのCSIおよびCSポインタからTU-11/TU-2/AU-3信号の先頭バイトを識別する回路、604は識別したバイトのSSビットから受信した信号の伝達単位を識別する回路、605は認識した伝達単位と装置202に設定された伝達単位を比較する回路、606はセルの遅延ゆらぎを吸収して元のTU-11/TU-2/AU-3信号に戻す回路、である。

【0032】次に図5を参照して本実施例の回路動作を説明する。例えば、変換装置201でSDHバス信号のTU-11をセル化した場合、TUポインタのSSビットは11で、そのTUポインタのV1バイトがCSIおよびCSポインタで指示されてセル化される。そのセルはバーチャルバスを通過して装置202に伝達される。装置202では、前記バーチャルバスのVPIのセルを回路602で選択するように設定する。

【0033】このとき、回路603でCSIとCSポインタでTU/AU信号の先頭バイトを識別し、回路604で前記先頭バイトからSSビットとして11が抽出され、受信信号の伝達単位がTU-11であることが認識される。装置202に外部から設定された伝達単位がTU-2/AU-3であれば、回路605での比較結果は不一致となる。装置202に外部から設定された伝達単位がTU-11であれば、回路605の比較結果は一致する。

【0034】以上の回路で伝達単位の不一致の検出を行

う。本実施例では、装置201と装置202の間の情報伝達にはVCIを使っていないので、装置201と装置202の間の接続をバーチャルバスの代りにバーチャルチャネルで行なうことも可能である。このときは、回路601では、そのバーチャルチャネルに対応するVPIとVCIをセルに挿入し、回路602では設定されたVPIかつVCIのセルを選択することとなる。

【0035】次に本発明の第3の実施例を説明する。第3の実施例は、逆変換装置202でATMセルの情報領域から取り出したCBR信号としてのSDH信号のフレーム長をカウントすることにより、伝達単位の不一致の検出を行うものである。SDH信号のフレーム先頭位置情報をCCITT勧告I.363のCSIおよびCSポインタで行っている場合を考える。

【0036】例えば、SDHバス信号のTU-11/TU-12/TU-2/AU-3/AU-4を伝達する場合に、CSIおよびCSポインタが用いられる。TU-11/TU-12/TU-2/AU-3/AU-4の先頭は、CCITT勧告I.363によって、図2に示すようにセルの中に定義されたCSポインタで指示される。CSポインタで指示されたバイトから、次のCSポインタで指示されるバイトまで、セルの情報領域のバイト数をカウントすると信号のフレーム長が分かる。

【0037】TU-11/TU-12/TU-2/AU-3/AU-4のフレーム長はCCITT勧告G.709によって次の表3のように定義されている。従って、逆変換装置202でフレーム長を抽出すれば、変換装置201でTU-11/TU-12/TU-2/AU-3/AU-4のいずれをセル化したかが判明する。よって、変換装置201と逆変換装置202の伝達単位の設

【0038】

【表3】

TU/AUフレーム長

| 伝達単位 | フレーム長(バイト) |
|-------|------------|
| TU-11 | 108 |
| TU-12 | 144 |
| TU-2 | 432 |
| AU-3 | 786 |
| AU-4 | 2358 |

【0039】以上を踏まえて、以下本発明の第3の実施例を具体的に説明する。図6は、本発明の第3の実施例の回路構成を示すブロック図である。同図において、201は変換装置、701はTU-11/TU-12/TU-2/AU-3/AU-4信号をセルの情報領域に収容してセルを組み立て、外部より設定されたVPIをヘッダに挿入する回路、である。

【0040】202は逆変換装置、702は外部より設定されたVPIのセルを選択する回路、703はセルのCSIおよびCSポインタからTU-11/TU-12/TU-2/AU-3/AU-4信号の先頭バイト位置を識別する回路、704は703で識別された2つの先頭バイト位置間のバイト数をカウントしてその長さから受信伝達単位を認識する回路、705は704で識別した伝達単位と装置202に設定された伝達単位を比較する回路、706はセルの遅延ゆらぎを吸収して元のTU-11/TU-12/TU-2/AU-3/AU-4信号に戻す回路706、である。

【0041】次に図6を参照して本実施例の回路動作を説明する。例えば、装置201でSDHバス信号のTU-11をセル化した場合、TU-11のフレーム長は108バイトで、その先頭がCSIおよびCSポインタで指示されてセル化される。そのセルはバーチャルバスを通過して装置202に伝達される。装置202では、前記バーチャルバスのVPIのセルを回路702で選択するように設定する。

【0042】回路703で図2に示すCSIおよびCSポインタを用いてセルの情報領域内のフレーム先頭位置が識別される。その先頭位置から次のフレーム先頭位置までのバイト数を回路704でカウントすると108バイトとなる。従って、回路704で受信信号の伝達単位はTU-11であると認識する。

【0043】回路704で認識した伝達単位と装置202に外部から設定された伝達単位を回路705で比較する。装置202の伝達単位の設定がTU-11以外であれば、回路705での比較結果は不一致となる。装置202に外部から設定された伝達単位がTU-11であれば、回路705の比較結果は一致する。以上の回路で伝達単位の不一致の検出を行う。

【0044】本実施例では、装置201と装置202の間の情報伝達にはVCIを使っていないので、装置201と装置202の接続をバーチャルバスの代りにバーチャルチャネルで行なうことも可能である。このときは、回路701ではそのバーチャルチャネルに対応するVPIとVCIをセルに挿入し、回路702では設定されたVPIかつVCIのセルを選択することになる。

【0045】次に、本実施例でフレーム長を求める方法について説明する。図7は、2つのCSポインタ(P1, P2)からフレーム長を求める方法を説明する図である。その第1の方法は、P1が示すバイトからP2が示すバイトまでの情報領域のバイト数をカウントする方法である。第1の方法を実現する回路の例を図8に示す。

【0046】図8において、カウンタ1にはまずP1がロードされ、情報領域のバイトを受信する度に1ずつ減算される。カウンタ1が零になったことを検出し、カウンタ2をリセットする。その後カウンタ2はP1が示す

バイトから後の情報領域のバイトのカウンタを始める。その間にカウンタ1にはP1がロードされ、情報領域のバイトで1ずつ減算される。カウンタ1が再び零になったらカウンタ2の内容がラッチに記憶され、カウンタ2はその後リセットされる。ラッチに記憶された値がフレーム長となる。

【0047】第2の方法は、P1とP2の値とその間に受信したセル数からフレーム長を求める方法である。第2の方法を実現する回路を図9に示す。カウンタはCSポインタを受信するとリセットされ、次のCSポインタを受信するまでの間の受信セル数をカウントする。カウントされたセル数はラッチに記憶される。加算器で、ラッチに記憶されたセル数に47を乗じた数とP2を加算し、P1とP2を減算した数がフレーム長となる。

【0048】次に本発明の第4の実施例を説明する。第*

単位識別子の例

| 伝達単位 | 伝達単位識別子 |
|--------------------|-----------|
| 64kbit/s信号 | 0001 0001 |
| 1.544Mbit/s PDH信号 | 0001 0010 |
| 6.312Mbit/s PDH信号 | 0001 0011 |
| 32.064Mbit/s PDH信号 | 0001 0100 |
| 97.728Mbit/s PDH信号 | 0001 0101 |
| TU-11 | 0000 0001 |
| TU-12 | 0000 0010 |
| TU-2 | 0000 0011 |
| AU-3 | 0000 0100 |
| AU-4 | 0000 0101 |

【0051】このOAMセルはCBR信号を運ぶセルと同一のバーチャルバスを通過して逆変換装置202に到着する。逆変換装置202でセルのヘッダのVCI値からOAMセルを識別する。更に、OAMtype領域から伝送速度(伝達単位)識別用OAMセルを識別する。このOAMセルの中の伝送速度(伝達単位)識別子から装置201に設定された伝送速度(伝達単位)を認識し、逆変換装置202に設定された伝送速度(伝達単位)とを比較し、それらが異なっていると変換装置201と逆変換装置202の伝送速度(伝達単位)が不一致であることを検出する。

【0052】以下、具体的に第4の実施例を説明する。図11は、本発明の第4の実施例の回路構成を示すブロック図である。同図において、201は変換装置、1201はCBR信号をセルの情報領域に収容してセルを組み立て、外部より設定されたVPIをヘッダに挿入する回路、1202はセル化したCBR信号の伝送速度(伝達単位)の識別子を持ったOAMセルを発生させる回

*4の実施例は、変換装置201で伝送速度毎に異なる識別子を持つ伝送速度識別用OAMセルを生成し、CBR信号を変換したセルと同一のVPIを付与してこのOAMセルを送出する。CBR信号を伝達するセルとOAMセルは異なるVCIを割り当てることにより識別される。

【0049】更に、OAMセルの中のOAMtype領域で、伝送速度(伝達単位)識別用OAMセルと他のOAMセルを識別する。伝送速度(伝達単位)識別用OAMセルのフォーマット例を図10に示すので参照されたい。また、伝送速度(伝達単位)を示す識別子の例を次の表4に示したので参照されたい。

【0050】

【表4】

路、である。

【0053】202は逆変換装置、1203は外部より設定されたVPIのセルを選択する回路、1204は伝送速度(伝達単位)識別用OAMセルをその他のセルから分離する回路、1205は分離したOAMセルの中の伝送速度(伝達単位)識別子から伝送速度(伝達単位)を識別する回路、1206は回路1205で識別した伝送速度(伝達単位)と装置202に外部から設定された伝送速度(伝達単位)を比較する回路、1207はセルの遅延ゆらぎを吸収して元のCBR信号に戻す回路、である。

【0054】次に図11を参照して本実施例の回路動作を説明する。例えば、装置201でCBR信号としてのSDHバス信号のTU-11をセル化した場合、表4に基づいて回路1202で伝達単位識別子が0000 0001のOAMセルが生成される。このOAMセルは、CBR信号を伝達するセルと同じバーチャルバスで装置202に伝達される。

【0055】装置202では、前記バーチャルパスのVPIのセルを回路1203で選択するように設定する。このとき、回路1204でセルのVCIとOAM typeからCBR信号を伝達するセルと伝達単位識別用OAMセルを分離し、回路1205で0001 0000の伝達単位識別子が抽出され、受信信号の伝達単位はTU-11であることが認識される。

【0056】装置202に外部から設定された伝達単位がTU-11以外であれば、回路1206での比較結果は不一致となる。装置202に外部から設定された伝達単位がTU-11であれば、回路1206の比較結果は一致する。以上の回路で伝送速度(伝達単位)の不一致の検出を行う。

【0057】次に本発明の第5の実施例を説明する。第5の実施例は、変換装置201で伝送速度(伝達単位)毎に異なる符号をもつ伝送速度(伝達単位)識別子をセルの情報領域の特定位置に入れる。全てのセルの最後のバイトに伝送速度(伝達単位)識別子を置く方法を図12に示す。図12において、SCが偶数かつCSI=1のときCSポインタ領域が設けられるものである。

【0058】また、CSポインタが設定されない奇数のSCのセルの7バイト目に伝送速度(伝達単位)識別子を置いた例を図13に示す。また、SC=1のセルのみに伝送速度(伝達単位)識別子を置く方法もある。このように、伝送速度(伝達単位)識別子を置く位置には種々の方法が考えられる。逆変換装置202でセルの情報領域の特定位置の伝送速度(伝達単位)識別子を抽出し、それが表す伝送速度(伝達単位)と逆変換装置202で設定された伝送速度(伝達単位)を比較し、それらが異なっていると、変換装置201と逆変換装置202の伝送速度(伝達単位)が不一致であるということを検出する。

【0059】以上を踏まえて以下、具体的に第5の実施例を説明する。図14は、本発明の第5の実施例の回路構成を示すブロック図である。同図において、201は変換装置、1501はセル化するCBR信号の伝送速度(伝達単位)の識別子を生成する回路、1502はCBR信号および回路1501で生成された識別子をセルの情報領域に収容してセルを組み立て、外部より設定されたVPIをヘッダに挿入する回路、である。

【0060】202は逆変換装置、1503は外部より設定されたVPIのセルを選択する回路、1504は回路1503で選択されたセルの情報領域から伝送速度(伝達単位)識別子を抽出して伝送速度(伝達単位)を識別する回路、1505は回路1504で識別した伝送速度(伝達単位)と装置202に外部から設定された伝送速度(伝達単位)を比較する回路、1506はセルの遅延ゆらぎを吸収してセルを分解して元のCBR信号を復元する回路、である。

【0061】次に図14を参照して回路動作を説明す

る。例えば、装置201でCBR信号としてのSDHパス信号のTU-11をセル化した場合、そのセルには回路1501で0000 0001の伝送速度(伝達単位)識別子が生成され、回路1502で図12または図13に示す場所に、前記伝送速度(伝達単位)識別子が挿入される。このセルはバーチャルパスで装置202に伝達される。

【0062】装置202では、前記バーチャルパスのVPIのセルを回路1503で選択するように設定する。このとき、回路1504でセルから0001 0000の伝送速度(伝達単位)識別子が抽出され、装置201でセル化した伝送速度(伝達単位)がTU-11であることが識別できる。

【0063】装置202に外部から設定された伝送速度(伝達単位)がTU-11以外であれば、回路1505での比較結果は不一致となる。装置202に外部から設定された伝送速度(伝達単位)がTU-11であれば、回路1505の比較結果は一致する。以上の回路で伝送速度(伝達単位)の不一致の検出を行う。

【0064】本実施例では装置201と装置202の間の情報伝達にはVCIを使っていないので、装置201と装置202の接続をバーチャルパスの代りにバーチャルチャネルで行うことも可能である。このときは、回路1502ではそのバーチャルチャネルに対応するVPIとVCIをセルに挿入し、回路1503では設定されたVPIかつVCIのセルを選択することとなる。

【0065】さて、以上に述べた実施例1~5では、装置201から装置202にセルが伝達される間に伝送速度(伝達単位)を表示する領域にビット誤りが発生すると、誤って伝送速度(伝達単位)の不一致を検出してしまいう問題がある。

【0066】ビット誤りによる誤判定を避けるために、前記実施例1~5において、N回不一致を検出すると伝送速度不一致状態と判定し、M回一致すると伝送速度一致状態と判定する。但し、N、Mはそれぞれ2またはそれ以上の正の整数である。

【0067】この判定方法の状態遷移を図15に示す。また、この状態遷移を実現する回路を図16に示す。実施例1~5の比較回路で一致の場合は0、不一致の場合は1のビットをシフトレジスタ1701に入力する。AND回路1702でN回連続の不一致を検出し、RS不リップフロップ1704をセットする。AND回路1703でM回連続の一致を検出し、RS不リップフロップ1704をリセットする。RS不リップフロップ1704の出力が伝送速度の一致/不一致状態を表す。

【0068】

【発明の効果】以上説明したように、本発明によれば、変換装置201で伝送速度(伝達単位)を識別できる信号をセルに収容し、逆変換装置202で伝達されてきたセル中から伝送速度(伝達単位)を識別できる信号を抽

15

出することにより、変換装置201と逆変換装置202に設定された伝送速度(伝達単位)が異なることを検出できるため、伝送速度(伝達単位)の誤設定が保守者にただちに分かり、設定を正しく修正することによって、遅延ゆらぎ吸収バッファのオーバフローやアンダフローを防止できる。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示すブロック図である。

【図2】SC(シーケンス・カウント)が偶数のセルにTU/AU信号の先頭バイトがある場合のセルのフォーマットを示す説明図である。

【図3】SC(シーケンス・カウント)が奇数のセルにTU/AU信号の先頭バイトがある場合のセルのフォーマットを示す説明図である。

【図4】TU/AUポインタの構成を示す説明図である。

【図5】本発明の第2の実施例の回路構成を示すブロック図である。

【図6】本発明の第3の実施例の回路構成を示すブロック図である。

【図7】2つのCSポインタ(P1, P2)からフレーム長を求める方法を説明する図である。

【図8】フレーム長をカウントする回路例を示すブロック図である。

【図9】フレーム長をカウントする他の回路例を示すブロック図である。

【図10】伝送速度(伝達単位)識別用OAMセルのフォーマット例を示す説明図である。

【図11】本発明の第4の実施例の回路構成を示すブロック図である。

16

【図12】本発明の第5の実施例に用いるセルのフォーマット例を示す説明図である。

【図13】本発明の第5の実施例に用いるセルの他のフォーマット例を示す説明図である。

【図14】本発明の第5の実施例の回路構成を示すブロック図である。

【図15】伝送速度(伝達単位)一致/不一致間の状態遷移を示す説明図である。

【図16】伝送速度(伝達単位)一致/不一致状態判定回路を示す回路図である。


【図17】ATM通信網を用いて連続信号(CBR信号)を伝達する際の伝送方式を示す説明図である。

【図18】ATM通信網を用いてCBR信号の一種であるSDH(シンクロナス・ディジタル・ハイアラキー)バス信号を伝達する形態を表す説明図である。


【符号の説明】

201…変換装置、202…逆変換装置、301, 601, 701, 1201…セル化回路、302…VCI挿入回路、303, 602, 702, 1203, 1503…VPI選択回路、304…VCI抽出回路、305, 605, 705, 1206, 1505…比較回路、306, 1207, 1506…CBR信号再構成回路、603, 703…TU/AU先頭バイト識別回路、604…SSビット抽出回路、606, 706…TU/AU信号再構成回路、704…フレーム長カウント回路、1202…OAMセル生成回路、1204…OAMセル選択回路、1205, 1504…伝達単位識別子抽出回路、1501…伝達単位識別子生成回路、1701…3ビットシフトレジスタ、1702…アンド回路、1703…ナンド回路、1704…フリップフロップ。

【図4】




【図7】




上記セルのヘッダおよびCSI, SC, SNP領域は省略している。


【図9】




【図1】




【図5】





【図2】




【図8】




【図3】




【図10】




【図6】




【図11】




【図12】




【図13】




【図15】




【図16】



【図18】



【図14】



【図17】




FIG. 2







FIG. 3





A LEADING BYTE OF TU/AU SIGNAL

53

BYTE

FIG. 6

SETTING OF

TRANSMISSION UNIT

SETTING OF

TRANSMISSION UNIT

705 COMPARISON → CONSISTENT/

INCONSISTENT OF

TRANSMISSION UNIT

704 COUNTING OF FRAME LENGTH

TU/11/

ATM CELL

703 IDENTIFICATION OF

TU-12/

LEADING BYTE OF TU/AU

TU-1-2/ 701 CONVERTING 702 SELECTING OF VPI

AU-3/ TO ATM CELLS VIRTUAL PATH

AU-4 SIGNAL

706 REGENERATING OF

TU/AU SIGNAL → TU-11/

SETTING OF VPI

SETTING OF VPI

TU-12/

TU-2/

AU-3/

AU-4

SIGNAL